财联社7月20日讯，走进WAIC 2026芯算融合主题馆，一个直观感受是：国产算力展台的变化，比想象中更大。过去展台上最常见的是单颗芯片的峰值算力数据，而今年，几乎所有算力厂商都在展示超节点集群、全栈软件栈和行业解决方案。清微智能的展位上，可重构芯片、4K超节点、RAISA软件栈和六大行业应用放在一起呈现。

正是在这样的系统级竞争中，一个更具前瞻性的趋势正在浮现——用AI大模型验证芯片设计，研发效率提升10倍，这意味着AI正在开始设计AI芯片。

7月19日，清微智能副总裁陈逸伦在WAIC 2026现场接受了财联社的采访，探讨了国产算力如何从单芯片竞争转向系统级竞争，以及可重构架构如何支撑AI设计芯片这一新范式。

“也许有一天，设计下一代可重构芯片的，就是跑在可重构芯片上的AI。”陈逸伦表示。

国产算力下半场：不拼芯片拼系统，不拼参数拼落地 

本届WAIC展览总面积首次超过10万平方米，特设一万平方米芯算融合主题馆，集结华为、昆仑芯、摩尔线程、清微智能等百余家企业，展出200余项前沿产品。

清微智能以“技术生态、产品生态、应用生态”三大板块亮相。陈逸伦介绍，技术生态方面，清微智能在本届大会首秀了全新“可重构3.0”架构，由可重构计算阵列、三维存算融合和算力网格三部分组成，分别破解AI计算中的效率墙、存储墙和互连墙；产品生态方面，从已落地的TX81芯片、正在流片中的下一代旗舰芯片TX82，到REX81 Supernode 4K超节点系统，构成从芯片到系统的完整产品矩阵；应用生态方面，六大场景让算力落地到行业。

三大生态的构建，基于清微智能在架构创新、全栈自研和规模化部署三个层面的长期积累。陈逸伦从三个维度阐述了清微智能国产创新架构AI芯片的突围之路。首先是架构级创新——清微智能选择了与GPU不同的技术路线，可重构数据流架构是计算范式的重新选择，而非制程追赶。其次是全栈自研——从芯片架构到硬件产品、软件平台、应用场景，每一层自主可控，层与层之间原生协同。最后是规模验证——部署及在建算力已超5000P，覆盖九大算力枢纽。

这一布局与行业整体变化同步。走进WAIC 2026展馆，几乎所有算力厂商都在展示超节点集群、全栈软件栈和行业解决方案。从华为昇腾950超节点、阿里平头哥真武M890与磐久AL128，到昆仑芯P800及天池超节点，再到清微智能、天数智芯、摩尔线程等带来的算力系统，本届WAIC上展出的半导体产品大多不再以单颗芯片的形式呈现。

过去业界围绕国产芯片追问“峰值算力多少？制程多少纳米？和英伟达相比差多少？”的情况正在改变，取而代之的是对系统交付能力的审视。“国产算力已经进入了‘系统时代’。”陈逸伦判断，“不拼芯片拼系统，不拼参数拼落地。” 

国产EDA大模型赋能AI设计芯片：可重构算力的场景验证 

场景落地的能力是检验算力系统是否“好用”的唯一标准。陈逸伦向记者介绍了清微智能在本届WAIC上展示的六大应用场景：EDA验证、太空算力、AI探矿、AIGC短剧、智慧政务、数字教育。

值得关注的是，在六大应用场景中，清微智能重点展示了集成电路设计验证方案——用AI大模型验证芯片设计。该方案由清微智能提供运算平台，智维创芯（南京）技术有限公司提供芯片验证智能体，后者为国家集成电路设计自动化技术创新中心 (简称“EDA国创中心”) 重点孵化的首批高科技企业之一。

陈逸伦表示，芯片EDA验证的本质是“逻辑推理”，而非“数值计算”。在芯片设计验证中，形式化验证依赖SAT求解与状态机遍历，属于分支密集型的符号推理任务。传统GPU的SIMT架构在分支密集代码上性能下降明显，它将一切计算映射为矩阵乘法，在逻辑推理场景中效率不足。而可重构芯片的计算单元可以动态重构出并行自动机引擎，使硬件原生支持逻辑推理，将验证从“软件模拟”升级为“硬件原生加速”。

智维创芯研发的ChatDV芯片验证大模型，覆盖验证全流程四大模块：iTest测试生成、iSVA断言生成、iDebug智能纠错、iModel参考模型构建。陈逸伦透露，该方案落地后研发效率提升10倍、验证成本降低10倍。“这意味着AI不再只是芯片的使用者，它开始参与芯片的设计。”该方案为国内芯片设计公司和科研院所提供了一条安全可控、高效降本的自主EDA新路径，同时摆脱对海外EDA工具和海外算力的双重依赖。

此外，在太空应用方面，清微智能和东方星链联合发布了可重构芯片太空智能体，这是全球首个基于可重构芯片架构的太空计算基础设施。陈逸伦透露，该芯片已完成上天所需的15G重力测试及抗辐照改造，计划今年年底发射入轨进行首次在轨验证。这是清微智能算力“上天”的探索。

清微智能的算力同样实现了“入地”。在AI探矿领域，清微智能联合Gaia Exploration和曜疆人工智能研究院推出AI探矿方案。陈逸伦表示，清微智能与研究院共同训练了一个探矿大模型，能够将探测数据通过AI精准筛选有效矿点，靶区筛选效率提升100倍以上，目前该方案已在当地智算中心落地应用。此外，清微智能还展示了AIGC短剧工厂、智慧政务、数字教育等场景。

谈及为何选择这些场景，陈逸伦表示，它们覆盖了AI负载复杂度光谱的不同极值——从太空的极端环境到教室的多路并发，从规则的矩阵运算到不规则的稀疏数据。“当AI负载从单一走向多元，算力架构需要重构答案。 ”

八年深耕：架构创新的“内功”与规模化兑现

场景落地的背后，是芯片底层架构的“内功”。陈逸伦透露，清微智能2018年成立至今，一直深耕可重构计算架构——一种与GPU截然不同的技术路线。“传统固定架构像一座提前划分好车间的工厂，无论生产什么都只能按固定流程走。可重构架构则像一个可以随时重组的生产线——计算单元可以根据数据流动按需重组，硬件像AI算法一样动态重构，实现专用的高性能，同时保证通用的灵活性。”

清微智能的可重构3.0架构由三大技术底座组成：可重构计算阵列破解效率墙，三维存算融合破解存储墙，算力网格破解互连墙。该技术路线的核心价值在于“以架构补工艺、以集成超制程”——将晶体管有效利用率从不足40%提升至70%以上，用成熟制程实现了接近先进制程的有效算力。

架构创新的价值在规模化商用中得到验证。陈逸伦透露，全国算力部署及在建规模已超5000P，北京等大型智算项目已采用清微智能的超节点方案。

软件生态方面，清微智能发布了全栈自研的RAISA软件栈，兼容PyTorch、vLLM、SGLang等主流框架，支持CUDA生态算子迁移和Triton编程，已支持1000+主流算子和超过200个大模型。陈逸伦特别提到，RAISA能做到Day-0适配——客户直接用原生框架就能调用清微智能的可重构芯片。“硬件定义算力天花板，软件决定开发者能否触及——RAISA是打开可重构算力的那把钥匙。”

ChatDV运行在清微智能可重构算力底座之上，是“国产算力+国产EDA”全链路自主可控闭环从技术构想走向实际落地的关键一步。从人工验证到AI验证，从依赖海外工具到逐步实现全栈自主——清微智能在WAIC 2026上展示的不仅是技术方案，更是“AI开始设计AI芯片”这一进程的阶段性成果。

 "这既是本土化发展的故事，也是计算架构范式变革的故事。"陈逸伦说，"当AI从单一走向多元，算力架构需要重构答案——这是清微智能参与生态决胜的底气。"