近期，长鑫科技宣布4F²DRAM架构研发取得关键进展，并官宣预计年底推出融合上述先进技术的新一代DDR5 RDIMM产品，引发广泛关注。在当地时间10月21日召开的技术研讨会上，美光科技总裁兼首席技术与产品官Scott DeBoer（‌斯科特·德波尔‌）回应称：美光研究4F²长达20年，这个方向复杂度与成本上升，没有可行的微缩路径，沿着这个方向没有实际收益；美光将沿着6F²路径发展并开发3D DRAM，不做4F²。在DRAM芯片设计中，一个存储单元通常由一个晶体管（1T）和一个电容器（1C）组成。F（最小特征尺寸）代表晶圆制造工艺中光刻技术能实现的最小线宽或间距。目前，DRAM行业内主流的架构是6F²架构。但随着微缩难度越来越大，4F²架构再度成为业内积极探索的方向。4F²意味着每个单元仅占4倍最小特征尺寸的平方，因此单位面积内的晶体管数量会增多，实现存储密度的提升。当前，4F²是三星、SK海力士、长鑫科技等全球主要存储厂商的公开技术路线。三星电子CTO宋在赫近日表示，正在努力开发4F²。“路线分歧是半导体产业的常态，各家厂商的路线取舍与其自身工艺条件密切相关，单一厂商的判断不具普适性。”对于美光科技、长鑫科技的技术路线分歧，有存储专业人士在接受上海证券报记者采访时表达了如下观点：首先，路线分歧是常态，驱动半导体技术和产业发展。选择哪条技术路线，既是各家基于自身条件的差异化决策，也驱动了半导体技术和产业发展，这在半导体发展史上出现过多次，比如，NAND Flash从2D走向3D，存储公司的节奏差异也影响了自身发展。值得一提的是，美光此次也提到“对4F²相关技术已研究了约二十年”，显示其也在探索该技术路线的价值，只是暂时不采用。其次，国际权威技术路线图与学术界长期看好4F²。全球半导体技术演进最权威的参考文件“IEEE国际器件与系统路线图（IRDS）”在其路线分析中明确指出：当半间距微缩日趋困难时，“从6F²向4F²单元的转型是维持成本趋势最有前景的路径”。学术界主流观点认为4F²具备产业前景。2026年9月《IEEE Access》发表了针对垂直沟道晶体管（VCT）DRAM 可伸缩性的系统性研究，以IRDS节点目标为基准逐代验证其缩放可行性；2026年6月《IEEE固态计算器件与电路探索学报》刊发了由美国圣母大学等研究者构建的“Open DRAM Model”，专门为4F² VCT架构建立开源跨层仿真模型。第三，4F²的密度与成本收益已有公开、可验证的量化依据。4F²单元面积为2F×2F，在相同特征尺寸下约为当前主流6F²单元的三分之二，即单元面积缩小约33%。收益论证上，三星在其ISSCC 2026论文中报告，采用4F² VCT加混合键合的方案，在相同设计规则下每片晶圆可产出的裸片数提升20%以上；行业研究机构TrendForce等对 4F² 架构的密度提升估算为30%—50%。最后，4F²的已知技术挑战，正在国际顶会上被逐项公开解决。任何新架构都有工程挑战，4F²的关键难题如漂浮体效应、位线干扰等，正在被逐届顶会论文正面处理并持续取得进展：三星于2025年12月在IEDM发表以氧化物半导体（IGZO→IGO）沟道替代硅沟道的方案，解决了先做晶体管后做电容的工艺顺序难题；SK海力士于2026年6月在VLSI发表位线屏蔽与共享背栅结构，显著降低读取失败率，并将于2026年12月在IEDM发表“无电容4F²”设计，且明确表述为“与现有垂直栅DRAM工艺完全兼容”。（来源：上海证券报微信公众号）